锁相环简介
锁相环（PLL）是一种产生稳定频率信号的电子模块。其基本思想是引入反馈回路，计算振荡器的瞬时相位（或频率）漂移并加以校正。图 1 展示了 PLL 的基本结构。
PLL 包括压控振荡器（VCO）、参考振荡器（OSC），以及用于稳定 VCO 频率的反馈回路。OSC 提供低噪声、频率稳定的参考信号，其频率通常固定，记为 $f_{\rm OSC}$。相比之下，VCO 的频率随偏置电压变化，且相位噪声相对较高。PLL 的作用是将 VCO 的频率稳定性提升到与 OSC 相近的水平。
OSC 的输出经 R 分频器降频为 $f_{\rm PD} = f_{\rm OSC} / R$。对于整数分频器，$R$ 为正整数；对于小数分频器，$R$ 为分数。同样，VCO 的输出经 N 分频器降频为 $f_{\rm N} = f_{\rm VCO} / N$。鉴相器／电荷泵随后计算 $f_{\rm PD}$ 与 $f_{\rm N}$ 的频率差，产生周期性脉冲电流，其幅度和占空比取决于频率差。该脉冲电流送入低通环路滤波器后转换为正弦波信号，再反馈到 VCO 以校正频率。
PLL 处于稳态时，校正信号应为零，也就是 $f_{\rm N} = f_{\rm PD}$。此时 VCO 的频率必须为：
$$ f_{\rm VCO} = \frac{N}{R}f_{\rm OSC}. $$
调节 $N$ 与 $R$ 的比值即可设定 PLL 输出频率。如果同比例增大 $N$ 和 $R$，输出频率保持不变，因此选择分频系数时存在一个自由度。不过在实际应用中，为获得更好的频率稳定性或更低噪声，两个分频系数应尽可能小；同时又不能过小，否则 $f_{\rm N}$ 和 $f_{\rm PD}$ 可能超出鉴相器／电荷泵的带宽。
锁相环的应用
频率合成是 PLL 的重要应用，指产生指定频率的低噪声信号。通过调节 PLL 的两个分频系数 $N$ 和 $R$ 即可实现。PLL 可以产生远高于 OSC 频率的信号；OSC 通常采用石英晶体，固定振荡频率为 10–100 MHz。因此可以利用 PLL 获得频率高达数十 GHz 的低噪声毫米波信号。
时钟恢复是 PLL 的另一项重要应用。无线电接收机要对输入信号采样和读出，需要具有与输入信号频率匹配的本地振荡器。然而，本地振荡器可能因各种扰动而发生频率漂移，因此需要使其与到达信号的周期同步。这个同步过程称为时钟恢复，可以用到达信号替换 PLL 中的 OSC 来锁定 VCO，类似于注入锁定。这种方案在现代无线电接收机和光收发器中发挥着重要作用。
参考文献
- Banerjee, D. (2006). PLL performance, simulation and design. Dog Ear Publishing.